EDA技术与FPGA应用设计【2025|PDF|Epub|mobi|kindle电子书版本百度云盘下载】

EDA技术与FPGA应用设计PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章 可编程逻辑器件概述1

1.1 数字逻辑电路设计与ASIC技术1

1.1.1 数字逻辑电路设计方法1

1.1.2 ASIC及其设计方法1

1.2 PLD概述2

1.2.1 PLD的发展2

1.2.2 PLD的分类3

1.3 PLD逻辑表示法3

1.4 PLD的设计与开发5

1.4.1 PLD的设计流程5

1.4.2 PLD的开发环境7

1.4.3 IP核复用技术7

习题18

第2章 大规模可编程逻辑器件CPLD/FPGA9

2.1 CPLD结构与工作原理9

2.1.1 Lattice公司的CPLD器件系列9

2.1.2 ispLSI1016的结构10

2.1.3 ispLSI系列器件的主要技术特性14

2.1.4 ispLSI器件的设计与编程15

2.2 FPGA内部结构与工作原理16

2.3 CPLD/FPGA产品概述18

2.3.1 Altera公司产品18

2.3.2 Xilinx公司产品20

2.3.3 Lattice公司产品21

2.4 编程与配置21

2.4.1 在系统可编程ISP21

2.4.2 配置21

2.5 CPLD与FPGA的比较和选用23

习题224

第3章 常用EDA软件25

3.1 isp Design EXPERT System编程软件25

3.1.1 建立设计项目25

3.1.2 原理图源文件输入26

3.1.3 功能和时序仿真29

3.1.4 器件适配30

3.1.5 器件编程31

3.1.6 VHDL源文件输入方法33

3.2 Quartus II操作指南35

3.2.1 建立设计工程35

3.2.2 原理图源文件输入37

3.2.3 编译40

3.2.4 仿真验证41

3.2.5 器件编程44

3.2.6 VHDL设计输入方法46

3.3 ISE开发软件47

3.3.1 ISE概述47

3.3.2 新建工程48

3.3.3 新建VHDL源文件50

3.3.4 波形仿真53

3.3.5 设计实现56

3.3.6 下载配置59

3.4 ModelSim仿真软件62

3.4.1 ModelSim与VHDL仿真概述62

3.4.2 ModelSim仿真步骤63

3.4.3 VHDL测试文件67

习题371

第4章 VHDL语言基础72

4.1 VHDL语言的基本组成72

4.1.1 参数部分73

4.1.2 实体部分74

4.1.3 结构体部分75

4.2 VHDL语言要素78

4.2.1 文字规则78

4.2.2 数据对象80

4.2.3 VHDL中的数据类型83

4.2.4 VHDL语言的运算符88

4.2.5 VHDL的属性92

习题493

第5章 VHDL基本描述语句95

5.1 顺序语句95

5.1.1 顺序赋值语句95

5.1.2 IF语句99

5.1.3 CASE语句102

5.1.4 LOOP语句103

5.1.5 NEXT语句105

5.1.6 EXIT语句105

5.1.7 WAIT语句106

5.1.8 NULL语句107

5.2 并行语句107

5.2.1 并行信号赋值语句107

5.2.2 PROCESS进程语句109

5.2.3 元件例化语句113

5.2.4 BLOCK块语句116

5.2.5 GENERATE生成语句117

习题5118

第6章 子程序与程序包124

6.1 子程序124

6.1.1 函数124

6.1.2 过程126

6.2 程序包128

6.2.1 程序包定义128

6.2.2 程序包引用129

6.2.3 常用预定义程序包129

习题6130

第7章 常用电路的VHDL描述131

7.1 组合逻辑电路VHDL描述131

7.1.1 基本门电路131

7.1.2 编码器133

7.1.3 译码器137

7.1.4 数值比较器138

7.1.5 数据选择器139

7.1.6 算术运算140

7.1.7 三态门电路141

7.1.8 双向端口设计142

7.2 时序逻辑电路VHDL描述143

7.2.1 触发器144

7.2.2 计数器147

7.2.3 移位寄存器150

7.2.4 状态机152

7.3 存储器设计155

7.3.1 ROM存储器设计156

7.3.2 RAM存储器设计157

习题7158

第8章 宏功能模块与IP核应用163

8.1 LPM＿RAM163

8.1.1 LPM＿RAM宏模块定制163

8.1.2 工程编译166

8.1.3 仿真验证167

8.1.4 查看RTL原理图172

8.1.5 LPM＿RAM应用173

8.2 LPM＿ROM宏模块174

8.2.1 建立初始化数据文件174

8.2.2 LPM＿ROM宏模块配置176

8.2.3 仿真验证179

8.2.4 LPM＿ROM模块调用181

8.3 时钟锁相环宏模块182

8.3.1 LPM＿PLL宏模块配置182

8.3.2 PLL模块调用187

8.3.3 仿真验证187

8.4 片内逻辑分析仪188

8.4.1 新建逻辑分析仪设置文件188

8.4.2 引脚锁定192

8.4.3 编程下载193

8.4.4 信号采样195

习题8195

第9章 DSP Builder应用196

9.1 DSP Builder软件安装196

9.2 DSP Builder设计实例196

9.2.1 建立Simulink模型196

9.2.2 模型仿真206

9.2.3 模型编译209

习题9213

第10章 SOPC Builder应用214

10.1 SOPC Builder214

10.2 Nios II综合设计实例215

习题10234

第11章 EDA技术实验235

11.1 原理图输入方式235

11.1.1 实验一 1位全加器235

11.1.2 实验二 两位十进制计数器236

11.2 VHDL文本输入方式237

11.2.1 实验三 显示译码器237

11.2.2 实验四 8位加法器240

11.2.3 实验五 3线-8线译码器241

11.2.4 实验六 十进制加法计数器242

11.2.5 实验七 4位十进制计数显示器244

11.2.6 实验八 用状态机实现序列检测器247

第12章 综合设计248

12.1 移位相加8位硬件乘法器248

12.1.1 设计要求248

12.1.2 设计原理248

12.1.3 部分参考程序249

12.1.4 设计步骤250

12.1.5 设计报告250

12.2 秒表251

12.2.1 设计要求251

12.2.2 设计原理251

12.2.3 部分参考程序252

12.2.4 设计步骤252

12.2.5 设计报告252

12.3 抢答器253

12.3.1 设计要求253

12.3.2 设计原理253

12.3.3 部分参考程序254

12.3.4 设计步骤256

12.3.5 设计报告256

12.4 数字钟256

12.4.1 设计要求256

12.4.2 设计方案257

12.4.3 部分参考程序257

12.4.4 设计步骤258

12.4.5 设计报告258

12.5 交通灯控制器259

12.5.1 设计要求259

12.5.2 设计原理259

12.5.3 部分参考程序260

12.5.4 设计步骤262

12.5.5 设计报告262

12.6 多路彩灯控制器262

12.6.1 设计要求262

12.6.2 设计方案262

12.6.3 VHDL参考程序262

12.6.4 设计步骤264

12.6.5 设计报告265

附录A DE2-115实验板引脚配置信息266

参考文献270